PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-304654

(43)Date of publication of application: 13.11.1998

(51)Int.CI.

HO2M 3/07 H01L 27/04

H01L 21/822

(21)Application number: 09-110714

(71)Applicant: TOSHIBA MICROELECTRON CORP

TOSHIBA CORP

(22)Date of filing:


28.04.1997

(72)Inventor: SHIMOZONO MASAHIRO **IWAMOTO YASUNORI**

(54) CHARGE PUMP CIRCUIT

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a charge pump circuit which can shorten the charge-up time and reduce power consumption. SOLUTION: This circuit is provided with a reference voltage variable circuit 11, which receives the supply voltage Vcc and the charge pump output voltage Vout and generates reference voltages Vref1 and Vref2, whose relative potential difference changes according to the voltage Vout, a clock generating circuit 12 which receives the supply voltage VDD and the reference voltages Vref1, Vref2 and generates a clock CLK having a frequency F according to the relative potential difference between the reference voltages Vref1 and Vref2, and an output section 13 which receives the supply voltage Vcc and the clock CLK and generates the voltage Vout higher than the supply voltage Vcc. This circuit can shorten the charge-up time and reduce the power consumption by continuously increasing the output voltage Vout and



LEGAL STATUS

[Date of request for examination]

lowering the frequency F of the clock CLK.

13.09.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3397630 [Date of registration] 14.02.2003

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-304654

(43)公開日 平成10年(1998)11月13日

(51) Int.Cl.⁶

識別記号

H02M 3/07 H01L 27/04

21/822

FI H02M 3/07 H01L 27/04

G

審査請求 未請求 請求項の数7 OL (全 8 頁)

(21)出願番号

特顯平9-110714

(22)出顧日

平成9年(1997)4月28日

(71) 出願人 000221199

東芝マイクロエレクトロニクス株式会社 神奈川県川崎市川崎区駅前本町25番地1

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 下 薗 昌 博

(72)発明者 岩 本 恭 典

神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエレクトロニクス株式会社内

米というロエレット

神奈川県川崎市幸区堀川町580番1号 株

式会社東芝半導体システム技術センター内


(74)代理人 弁理士 佐藤 一雄 (外3名)

(54) 【発明の名称】 チャージポンプ回路

(57)【要約】

【課題】 クロックの周波数が固定されており、チャージポンプ出力電圧が設定値に到達した後も回路電流が流れ続けて、チャージアップ時間の短縮と消費電力の低減とを両立させることができなかった。

【解決手段】 電源電圧 V cc と チャージポンプ出力電圧 V out を与えられ、電圧 V out に応じて相対的な電位差が変化する基準電圧 V ref 1、 V ref 2を発生する基準電圧可変回路 1 1、電源電圧 V DD と基準電圧 V ref 1、 V ref 2を与えられ相対的電位差に応じた周波数 F を有するクロック C L K を生成するクロック生成回路 1 2、電源電圧 V cc と り も高い電圧 V out を発生する出力部 1 3 とを備え、出力電圧 V out の上昇とともにクロック C L K の周波数 F を連続的に低下させることで、チャージアップ時間の短縮と消費電力の低減とを両立させる。



【特許請求の範囲】

【請求項1】第1の電源電圧と、チャージポンプ出力電圧とを与えられ、前記チャージポンプ出力電圧に応じて相対的な電位差が変化する第1及び第2の基準電圧を発生する基準電圧可変回路と、

前記第2の電源電圧と、前記第1及び第2の基準電圧と を与えられ、前記第1及び第2の基準電圧の相対的な電 位差に応じた周波数を有するクロックを生成するクロッ ク生成回路と、

第1の電源電圧と前記クロックとを与えられ、前記クロックを用いて前記第1の電源電圧よりも高い前記チャージポンプ出力電圧を発生する出力部と、

を備えることを特徴とするチャージポンプ回路。

【請求項2】前記基準電圧可変回路は、前記チャージポンプ出力電圧が上昇するに従い前記第1及び第2の基準電圧の相対的な電位差を連続的に拡大させていき、前記チャージポンプ出力電圧が前記第1及び第2の電源電圧の加算値以上に到達すると、前記クロック生成回路は前記クロックの生成を停止することを特徴とする請求項1記載のチャージポンプ回路。

【請求項3】前記クロック生成回路は、前記第1及び第2の基準電圧のうち電圧が高い方が前記第2の電源電圧以上になると、前記クロックの生成を停止することを特徴とする請求項1記載のチャージポンプ回路。

【請求項4】第1の電源電圧と、チャージポンプ出力電圧とを与えられ、前記チャージポンプ出力電圧に応じて電位が変化する第1の基準電圧を発生する基準電圧可変回路と、

前記第2の電源電圧を与えられ、この第2の電源電圧と 所定電圧との電位差に応じた周波数を有するクロックを 生成するクロック生成回路と、

第1の電源電圧と前記クロックとを与えられ、前記クロックを用いて前記第1の電源電圧よりも高い前記チャージポンプ出力電圧を発生する出力部と、

を備えることを特徴とするチャージポンプ回路。

【請求項5】前記基準電圧可変回路は、前記チャージポンプ出力電圧が上昇するに従い前記第1の基準電圧と前記所定電圧との相対的な電位差が連続的に拡大するように前記第1の基準電圧を変化させていき、前記チャージポンプ出力電圧が前記第1及び第2の電源電圧の加算値以上に到達すると、前記クロック生成回路は前記クロックの生成を停止することを特徴とする請求項4記載のチャージポンプ回路。

【請求項6】前記クロック生成回路は、前記第1の基準電圧が前記第2の電源電圧以上になると、前記クロックの生成を停止することを特徴とする請求項4記載のチャージポンプ回路。

【請求項7】前記基準電圧可変回路は、非反転入力端子が第1の抵抗を介して接地され、前記非反転入力端子が第2の抵抗を介して前記出力部の出力端子に接続され、

さらに前記非反転入力端子が第2の抵抗と略同一の抵抗 値を持つ第3の抵抗を介して前記第2の電源電圧を供給 する第2の電源電圧端子に接続されており、反転入力端 子が前記第1の抵抗と略同一の抵抗値を持つ第4の抵抗 を介して出力端子に接続され、前記反転入力端子が前記 第2の抵抗と略同一の抵抗値を持つ第5の抵抗を介して 前記第1の電源電圧を供給する第1の電源電圧端子に接 続され、さらに前記反転入力端子が前記第2の抵抗と略 同一の抵抗値を持つ第6の抵抗を介して接地され、前記 出力端子から前記第1の基準電圧を発生する加減算増幅 器を有し、

前記クロック生成回路は、非反転入力端子に前記第1の基準電圧を入力され、反転入力端子が第7の抵抗を介して第2のNAND回路の出力端子に接続されると共に第1の容量を介して接地された第1の比較器と、

非反転入力端子が前記第1の比較器の前記反転入力端子に接続され、反転入力端子に前記第2の基準電圧を入力される第2の比較器と、

一方の入力端子が前記第1の比較器の出力端子に接続され、他方の入力端子が前記第2のNAND回路の出力端子に接続され、出力端子から前記クロックを出力し、前記第2の電源電圧を供給されて動作する第1のNAND回路と、

一方の入力端子が前記第1のNAND回路の出力端子に接続され、他方の入力端子が前記第2の比較器の出力端子に接続され、前記第2の電源電圧を供給されて動作する第2のNAND回路とを有し、

前記出力部は、入力端子が前記第1のNAND回路の出力端子に接続されたインパータと、

アノードが前記第1の電源電圧端子に接続され、カソードが第2の容量を介して前記インバータの出力端子に接続された第2のダイオードと、

アノードが前記第1のダイオードのカソードに接続され、カソードが第3の容量を介して接地され、このカソードから前記チャージポンプ出力電圧を出力する第3のダイオードとを有することを特徴とする請求項4乃至6のいずれかにチャージポンプ回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、供給された電源電 圧よりも高い電圧を発生するチャージポンプ回路に関す る。

[0002]

【従来の技術】電源電圧よりも高い電圧を必要とする場合に、チャージポンプ回路が用いられる。図8に、従来のチャージポンプ回路の構成を示す。このチャージポンプ回路は、クロック生成回路101と出力部102とを有し、出力部102から出力されるチャージポンプ出力電圧Vout は負荷14に与えられる。

【0003】クロック生成回路101は、比較器Com

p1及びComp2、NAND回路NA1及びNA2、ダイオードD11及びD12、容量C1を有している。比較器Comp1の非反転入力端子は、ダイオードD11等の基準電圧発生手段が発生した基準電圧Vref1を入力され、反転入力端子は、NAND回路NA2の出力端子と接地端子との間に直列に接続された抵抗R1及び容量C1の接続ノードND1に接続されている。比較器Comp2の非反転入力端子はノードND1に接続され、反転入力端子は、ダイオードD12等の基準電圧発生手段が発生した基準電圧Vref2を入力される。

【〇〇〇4】NAND回路NA1の一方の入力端子は比較器Comp1の出力端子に接続され、他方の入力端子はNAND回路NA2の出力端子に接続され、出力端子はNAND回路NA2の一方の入力端子に接続されている。NAND回路NA2の一方の入力端子は比較器Comp2の出力端子に接続され、他方の入力端子はNAND回路NA1の出力端子に接続され、出力端子はNAND回路NA1の一方の入力端子に接続されている。

 $F = [-CR \times In ((Vref 1-VDD) \times Vref 2/(Vref 2-VDD) / Vref 1)]^{-1}-1 \qquad \cdots \qquad (1)$

[0007]

このクロックCLKの周波数Fは、常に一定値を維持する。このクロックCLKが出力部102に入力されると、図9に示されたようにチャージポンプ出力電圧Voutの電位が上昇して電源電圧Vccよりも高くなり、設定値Vsで一定となる。

[0008]

【発明が解決しようとする課題】しかし、従来のチャージポンプ回路には次のような問題があった。チャージポンプ回路が動作を開始しチャージポンプ出力電圧Voutが上昇していく間は、クロックCLKの周波数Fが高いほど出力電圧Voutが設定値Vsに到達するまでのチャージアップ時間T2は短縮される。しかし、上述したようにクロック生成回路101が発生するクロックCLKの周波数Fは常時一定値を維持する。このため、図9に示されたようにチャージアップ時間T2を短縮することは困難であった。

【0009】さらに、チャージポンプ出力電圧Voutが設定値Vsに到達した後も、クロック生成回路101はクロックCLKを発生し続ける。このため、図10に示されたように、出力電圧Voutが設定値Vsに到達した後も、チャージポンプ回路には一定の電流が流れ続け、消費電力が大きいという問題があった。仮に、チャージアップ時間T2を短縮しようとしてクロックCLKの周波数Fを高く設定すると、この消費電力はさらに増大する。

【0010】このように、図8に示された従来のチャージポンプ回路には、出力電圧Voutが設定値Vsに到達した後も回路動作に変化がないため、チャージアップ時間の短縮と消費電力の低減とを両立させることができないという問題があった。

【0005】出力部102は、インバータ IV1、容量C2及びC3、ダイオードD1及びD2を有している。インバータ IV1は入力端子をクロック生成回路101の出力端子、即ちNAND回路NA1の出力端子に接続されてクロックCLKを入力される。ダイオードD1は、アノードが電源電圧VDよりも高い電源電圧Vccを供給する電源電圧Vcc端子に接続され、カソードがノードND2によりダイオードD2のアノードに接続されている。このノードND2は、容量C2を介してインバータ IV1の出力端子に接続されている。ダイオードD2は、カソードが容量C3を介して接地されており、このカソードからチャージポンプ出力電圧Voutを出力する。

【0006】クロック生成回路101は、電源電圧VDDと、2つの基準電圧Vrefと、容量C1及び抵抗R1による時定数CRとにより以下の(1)式のように決定される周波数Fを有するクロックCLKを出力する。

【0011】従来の他のチャージポンプ回路には、図11に示されたような構成を備えるものもあった。この回路は、高周波のクロックCLK1を発生する第1のクロック回路201と、低周波のクロックCLK2を発生する第2のクロック回路202と、出力部102と、第1のクロック回路201及び第2のクロック回路202と、出力部102との接続を切替えて、クロックCLK2のいずれかを選択するクロックの日本203とを備える。チャージポンプ回路が動作を開始し、チャージポンプ出力電圧Voutが一定電圧に到達するまでは高周波CLK1を選択してチャージアップ時間を短縮させ、その後はクロックCLK2に切替えて消費電力を低減させる。

【0012】しかし、この図11に示されたチャージポンプ回路でも、出力電圧Voutが設定値Vsに到達した後にクロックが停止することはないので、チャージポンプ回路は動作を停止せず、消費電力を十分に低減させることができなかった。

【0013】本発明は上記事情に鑑み、チャージアップ時間を短縮させるとともに、消費電力を低減させることが可能なチャージポンプ回路を提供することを目的とする。

[0014]

【課題を解決するための手段】本発明のチャージポンプ回路は、第1の電源電圧と、チャージポンプ出力電圧とを与えられ、前記チャージポンプ出力電圧に応じて相対的な電位差が変化する第1及び第2の基準電圧を発生する基準電圧可変回路と、前記第2の電源電圧と、前記第1及び第2の基準電圧とを与えられ、前記第1及び第2の基準電圧の相対的な電位差に応じた周波数を有するク

ロックを生成するクロック生成回路と、第1の電源電圧と前記クロックとを与えられ、前記クロックを用いて前記第1の電源電圧よりも高い前記チャージポンプ出力電圧を発生する出力部とを備えることを特徴としている。

【0015】前記基準電圧可変回路は、前記チャージポンプ出力電圧が上昇するに従い前記第1及び第2の基準電圧の相対的な電位差を連続的に拡大させていき、前記チャージポンプ出力電圧が前記第1及び第2の電源電圧の加算値以上に到達すると、前記クロック生成回路は前記クロックの生成を停止するものであってもよい。

【0016】また、前記クロック生成回路は、前記第1及び第2の基準電圧のうち電圧が高い方が前記第2の電源電圧以上になると、前記クロックの生成を停止するものであってもよい。

【0017】あるいは、第1、第2の基準電圧のうち、第2の基準電圧は固定されており、第1の基準電圧を基準電圧可変回路により変化させて、チャージポンプ出力電圧の上昇とともに第1、第2の基準電圧の相対的な電位差を拡大させてもよい。

【0018】あるいはまた、前記クロック生成回路は、前記第1の基準電圧が前記第2の電源電圧以上になると、前記クロックの生成を停止するものであってもよい。

【0019】この場合に、前記基準電圧可変回路は、非 反転入力端子が第1の抵抗を介して接地され、前記非反 転入力端子が第2の抵抗を介して前記出力部の出力端子 に接続され、さらに前記非反転入力端子が第2の抵抗と 略同一の抵抗値を持つ第3の抵抗を介して前記第2の電 源電圧を供給する第2の電源電圧端子に接続されてお り、反転入力端子が前記第1の抵抗と略同一の抵抗値を 持つ第4の抵抗を介して出力端子に接続され、前記反転 入力端子が前記第2の抵抗と略同一の抵抗値を持つ第5 の抵抗を介して前記第1の電源電圧を供給する第1の電 源電圧端子に接続され、さらに前記反転入力端子が前記 第2の抵抗と略同一の抵抗値を持つ第6の抵抗を介して 接地され、前記出力端子から前記第1の基準電圧を発生 する加減算増幅器を有し、前記クロック生成回路は、非 反転入力端子に前記第1の基準電圧を入力され、反転入 力端子が第7の抵抗を介して第2のNAND回路の出力 端子に接続されると共に第1の容量を介して接地された 第1の比較器と、非反転入力端子が前記第1の比較器の 前記反転入力端子に接続され、反転入力端子に前記第2 の基準電圧を入力される第2の比較器と、一方の入力端 子が前記第1の比較器の出力端子に接続され、他方の入 力端子が前記第2のNAND回路の出力端子に接続さ れ、出力端子から前記クロックを出力し、前記第2の電 源電圧を供給されて動作する第1のNAND回路と、一 方の入力端子が前記第1のNAND回路の出力端子に接 続され、他方の入力端子が前記第2の比較器の出力端子 に接続され、前記第2の電源電圧を供給されて動作する 第2のNAND回路とを有し、前記出力部は、入力端子が前記第1のNAND回路の出力端子に接続されたインバータと、アノードが前記第1の電源電圧端子に接続され、カソードが第2の容量を介して前記インバータの出力端子に接続された第2のダイオードと、アノードが前記第1のダイオードのカソードに接続され、カソードが第3の容量を介して接地され、このカソードから前記チャージポンプ出力電圧を出力する第3のダイオードとを有するものであってもよい。

[0020]

【発明の実施の形態】以下に、本発明の一実施の形態に ついて図面を参照して説明する。

【0021】図1に、本発明の第1の実施の形態によるチャージポンプ回路の構成を示す。本実施の形態は、基準電圧可変回路11、クロック生成回路12、及び出力部13を備えている。基準電圧可変回路11は、電源定圧Vccを供給され、出力部13が発生したチャージポンプ出力電圧Voutを帰還されて、基準電圧Vref1及びVref2を生成する。この二つの基準電圧Vref1及びVref2は、出力電圧Voutが低いときはその相対的な電位差が小さく、出力電圧Voutが上昇していくにつれて相対的電位差が連続的に拡大していくように、出力電圧Voutに応じた値を有する。

【0022】このような基準電圧Vref 1及びVref 2がクロック生成回路12に与えられると、上記(1)式に示されるように、電源電圧VDDと、内蔵する容量及び抵抗による時定数CRと、基準電圧Vref 1及びVref 2とで決定される周波数Fを有するクロックCLKを発生する。基準電圧Vref 1及びVref 2が、上述したように出力電圧Vout の上昇につれて相対的電位差が拡大していくように変化すると、クロックCLKの周波数Fは低下していく。

【〇〇23】このように周波数Fが変化するクロックCLKが、電源電圧Vccを供給されて動作する出力部13に入力されると、出力部13から出力される電圧Voutは、クロックCLKの周波数Fが高いときは電位の上昇速度が速く、周波数Fが連続的に低下していくにつれて上昇速度が遅くなる。

【0024】そして、出力電圧Vout が基準電圧Vsに到達し、この電圧Vout が基準電圧可変回路11に帰還されると基準電圧Vref 1とVref 2との電位差が所定値(=電源電圧VDD)に到達する。所定値以上の電位差を有する基準電圧Vref 1及びVref 2がクロック生成回路12に入力されると、クロック生成回路12はクロックの生成を停止する。

【OO25】このように、クロック生成回路12がクロックCLKを発生するために必要な二つの基準電圧Vref1及びVref2の相対的な電位差が、出力電圧Voutの上昇に従って拡大していく。即ち、チャージポンプ回路が動作を開始した時点では基準電圧Vref1とVref

2との電位差が最も小さく、クロックCLKの周波数Fは最も高いので、出力電圧Vout は高速に上昇していく。この出力電圧Voutが上昇していくにつれて、クロックCLKの周波数Fが連続的に低下していき、電圧Vout の上昇速度は低下する。そして、出力電圧Vout が基準電圧Vsに到達すると、基準電圧Vref 1とVref 2との電位差が所定値以上になり、クロック生成回路12はクロックの生成を停止し、チャージポンプ回路は動作を停止する。

【0026】従って、基準電圧Vref 1とVref 2との電位差が固定されていた図8のチャージポンプ回路と比較し、本実施の形態によれば、出力電圧Vout が基準電圧Vsに到達するまでのチャージアップ時間が短縮され、かつ消費電力が低減される。図11に示された2種類のクロックCLK1及びCLK2を用いる従来のチャージポンプ回路と比較しても、本実施の形態ではクロックCLKの周波数Fが連続的に変化するためよりチャージアップ時間をより有効に短縮化することが可能であるとともに、出力電圧Vout が基準値Vsに到達した後は回路動作が停止するので、消費電力が大幅に低減される。

【0027】図2に、本発明の第2の実施の形態によるチャージポンプ回路の構成を示す。上記第1の実施の形態では、2つの基準電圧Vref 1及びVref 2の相対的な電位差が基準電圧可変回路11により変化する。これに対し、本実施の形態では、一方の基準電圧Vref 2は固定値とし、他方の基準電圧Vref 1のみを出力電圧Vout に応じて変化させる点で相違する。

【0028】基準電圧可変回路21は、出力部13から出力された出力電圧Voutを帰還され、出力電圧Voutの上昇とともに値が増加していく基準電圧Vref 1を出力する。クロック生成回路22は、内蔵する基準電圧Vref 2生成回路22aにおいて固定された値を持つ基準電圧Vref 2を発生する。そして、クロック生成回路22は、内蔵するクロック生成部22bにおいて、この基

この(2)式に、抵抗R2=100キロオーム、抵抗R

この (2) 式に、抵抗R2=100キロオーム、抵抗R6=50キロオーム、Vss=0Vを代入すると、以下の

Vref 1 = (Vout - Vcc + VDD) / 2

この(3)式からも明らかなように、基準電圧Vref 1の値は出力電圧Voutの上昇とともに増大していく。

【0035】クロック生成回路32は、図8に示されたチャージポンプ回路におけるクロック生成回路101と比較し、比較器Comp1の非反転入力端子に入力する基準電圧Vref1が固定された値ではなく、出力電圧Voutにより変化する値を持つ点で相違する。他の図8に示された要素と同一のものには同一の番号を付して説明を省略する。

【0036】クロック生成回路32において発生するクロックCLKの周波数Fと基準電圧Vref 1及びVref

準電圧 Vref 2と、基準電圧可変回路21が発生した基準電圧 Vref 1と、電源電圧 VDDと、時定数 CRとで決定される周波数 Fを持つクロック CLKを出力する。クロック CLK は出力部13に与えられ、出力電圧 Voutを発生する。

【0029】この第2の実施の形態においても、回路動作を開始した時点では基準電圧Vref 1とVref 2との電位差は最も小さく、クロックCLKの周波数Fは最も高いので出力電圧Vout は急速に上昇していく。そして、出力電圧Vout の上昇とともに基準電圧Vref 1と固定値Vref 1との相対的な電位差が拡大していき、クロックCLKの周波数Fは低下していく。出力電圧Vout が基準値Vsに到達すると,あるいは基準電圧Vref 1が電源電圧VDDに到達するとクロックCLKが発生されなくなり、回路動作が停止する。従って、本実施の形態においても上記第1の実施の形態と同様に、チャージアップ時間の短縮と消費電力の低減とがともに達成される。

【0030】本発明の第3の実施の形態によるチャージポンプ回路は、図3に示されるような回路構成を備えている。本実施の形態は、上記第2の実施の形態における回路構成をより具体化したものに相当する。

【0031】基準電圧可変回路31は、加減算増幅器Amp1と抵抗R2~R7を有する。ここで、抵抗R2~R5は略同一で、抵抗R6とR7は略同一とする。加減算増幅器Amp1の非反転入力端子は、抵抗R6を介して接地され、また抵抗R2を介して出力部33の出力端子に接続され、さらに抵抗R3を介して電源電圧VDD端子に接続されている。反転入力端子は、抵抗R5を介して接地され、また抵抗R7を介して基準電圧Vref1を発生する出力端子に接続され、さらに抵抗R4を介して電源電圧Vcc端子に接続されている。

【0032】この場合に、基準電圧 Vref 1 は以下の(2)式のように表される。

[0033]

 $Vref 1 = -R6 \cdot [Vcc + Vss - (Vout + VDD)] / R2 \cdots (2)$

(3) 式のようである。

[0034]

... (3)

2との間には、図4に示されるような関係が成立する。 比較器Comp 1の反転入力端子と比較器Comp 2の非反 転入力端子が接続されたノードND1の電位は、時点 t 1より基準電圧Vref 1のレベルから上昇していき、時 点t2において基準電圧Vref 2に達すると下降し、時 点t3において基準電圧Vref 1まで降下し、時点 t3 から再び上昇していく。このようなサイクルを繰り返す ことで、時点 t1から時点 t3までを1周期とするクロックCLKが発生される。よって、基準電圧Vref 1と Vref 2との電位差が小さいときはクロックCLKの周 波数Fは高く、電位差が拡大していくにつれて周波数F が低下していく。

【0037】上記(3)式に示されるように、電源Vcc 及びVDDが投入された直後では、チャージポンプ回路は 動作を開始しておらず、このときのチャージポンプ出力 電圧Vout は、電源電圧Vcc-2VFとなる。ここで、 VF は一つのダイオードD1又はD2のそれぞれの閾値 であるとする。

【0038】このときのVref 1は、上記(3)式にお いて、Vcc=24V、VDD=5V、VF=0.7Vとす ると、以下のようである。

[0039]

Vref 1 =
$$[(24-1, 4) - 24+5]/2$$

= 1, 8 (V)

(4)

Vref 1はこの時の値、1.8 Vが最も小さく、基準電 **圧Vref 1と固定された基準電圧Vref 2 (=0.70** V)との電位差は最も小さい。

L=30pF、R=50キロオームとすると、上記 (1)より以下のように求まる。 [0041]

【0040】この場合のクロックCLKの周波数Fは、

 $F = [(-30pF \times 50 + Dt - \Delta \times | n(1.8V - 5V) \times 0.7V)$ $(0.7V-5V)/1.8V)]^{-1}-1$

=537.7kHz

(5)

この時点におけるクロックCLKの周波数Fは、最も高 い。従って、図5に示されたように、出力電圧Vout は

高速度で上昇していく。

【OO42】出力電圧Vout の上昇に従い、基準電圧V ref 1は値が増加していく。 Vref1と Vref 2との電 位差が拡大していき、クロックCLKの周波数Fは低下 していって、出力電圧Vout が上昇する速度が低下して

> Vref 1 = [(24+5) - 24+5]/2= 5 (V)

基準電圧Vref 1が5Vとなると、クロック生成回路3 2において、基準電圧Vref 1が電源電圧VDDと同等と なるため、クロックCLKを生成することが不可能とな り、動作も停止する。図7に、クロックCLKの周波数 Fとチャージポンプ出力電圧Vout との関係を示す。出 カ電圧Vout が上昇するにつれてクロックCLKの周波 数Fは低下していき、出力電圧Vout がVcc+VDD(5 V)となると、周波数Fが0になることがわかる。出力 部33は、クロックCLKを供給されなくなるとチャー ジアップ動作を停止する。

【OO45】チャージポンプ出力電圧Vout が基準値V sに到達した後は、負荷14に電流が流れて出力電圧V out が低下すると、再びクロック生成回路32からクロ ックCLKが発生する。この場合には、負荷14を充電 するために必要な電荷の分だけチャージアップする必要 があり、クロックCLKの周波数Fは低周波であって、 消費電力は極めて小さい。

【0046】図5に示されたように、本実施の形態によ れば、図8に示された従来のチャージポンプ回路と比較 してチャージアップ時間T1が短い。さらに、図6に示 されたように、動作を開始し出力電圧 Vout が上昇して いくにつれてクロックCLKの周波数Fが低下していく ため回路に流れる電流は減少していき、チャージアップ 時間T1経過後は極めて小さな電流しか流れない。従っ て、回路電流が常時一定である従来の回路と比較し、本 実施の形態によれば消費電力が大幅に低減される。

【0043】そして、出力電圧Vout の値が電源電圧V cc+電源電圧 V DD (=基準値 V s) に到達すると、上記 (3) 式からも明らかなように、基準電圧 Vref 1の値 は、以下のようである。

[0044]

(6)

【0047】さらに、従来のチャージポンプ回路には消 費電力を低減するために、チャージポンプ回路の動作の オン/オフを切り換える回路を付加したものがある。し かし、このような構成では、一旦チャージポンプ出力電 圧が設定値に到達し、動作をオフした場合に、出力電圧 が設定値よりも低下して再びオンし上昇を開始するまで の間は回路は動作しない。しかし、上記第1~第3の実 施の形態によれば、このようなチャ―ジポンプ回路の動 作をオン/オフさせる切り換え回路は不要であり、出力 電圧Vout が設定値Vsに到達した後も、負荷14を充 電するために必要な電荷に対応した低い周波数Fを持つ クロックCLKを発生して動作を継続しているので、出 力電圧Vout は設定値Vsを維持することができる。

【〇〇48】上述した実施の形態は一例であり、本発明 を限定するものではない。例えば、図3に示された第3 の実施の形態における基準電圧可変回路、クロック生成 回路、及び出力部のそれぞれの回路構成は一例であっ て、種々の変形が可能である。

[0049]

【発明の効果】以上説明したように、本発明のチャージ ポンプ回路によれば、チャージポンプ出力電圧が上昇し ていくにつれて、クロックを発生するために必要な二つ の基準電圧の相対的な電位差が拡大していくように少な くとも一方の基準電圧を変化させ、クロック周波数を低 下させていくことで、チャージアップ時間の短縮化と消 費電力の低減とをともに達成することが可能である。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態によるチャージポンプ回路の構成を示したブロック図。

【図2】本発明の第2の実施の形態によるチャージポンプ回路の構成を示したブロック図。

【図3】本発明の第3の実施の形態によるチャージポンプ回路の構成を示したブロック図。

【図4】同チャージポンプ回路における基準電圧 Vref 1及び Vref 2とクロックCLKの周波数 Fとの関係を示したタイムチャート。

【図5】同チャージポンプ回路と従来のチャージポンプ 回路におけるそれぞれのチャージアップ時間を対比した グラフ。

【図6】同チャージポンプ回路における回路電流を示したグラフ。

【図7】同チャージポンプ回路におけるクロックCLKの周波数Fとチャージポンプ出力電圧Vout との関係を示したグラフ。

【図8】従来のチャージポンプ回路の構成を示したブロック図。

【図9】同チャージポンプ回路のチャージアップ時間を示したグラフ。

【図10】同チャージポンプ回路に流れる電流を示した グラフ

【図11】従来の他のチャージポンプ回路の構成を示したブロック図。

【符号の説明】

11、21、31 基準電圧可変回路

12、22、32 クロック生成回路

13、33 出力部

14 負荷

22a 基準電圧Vref 2生成回路

22b クロック生成部

R1~R7 抵抗

Amp1 加減算増幅器

Comp1、Comp2 比較器

NA1、NA2 NAND回路


C1~C3 容量

D1、D2、D12 ダイオード

IV1 インパータ

【図1】

【図2】



【図3】

【図5】

